Nexperia Schmitt Trigger Input 74LVC2G14GV,125 CMOS Inverter 2, 6-Pin TSOP

รูปภาพประกอบสินค้าเป็นเพียงรูปภาพใกล้เคียงเท่านั้น กรุณาอ่านรายละเอียดสินค้า

ดู Inverters ICs ทั้งหมด
มีส่วนลดเมื่อซื้อจำนวนมาก
ดูตัวเลือกการกำหนดราคาในการซื้อปริมาณมาก

ยอดรวมย่อย (1 แพ็ค แพ็คละ 50 ชิ้น)*

THB184.80

(ไม่รวมภาษีมูลค่าเพิ่ม)

THB197.75

(รวมภาษีมูลค่าเพิ่ม)

Add to Basket
เลือกหรือพิมพ์จำนวน
มีในสต็อก
  • 800 ชิ้นพร้อมจัดส่งจากคลังสินค้าต่างประเทศ
  • เพิ่มอีก 2,750 ชิ้นจะส่งได้หลังจากวันที่ 28 กันยายน 2569 ไปอีกประมาณ 7 วันทำการ
ต้องการสินค้าเพิ่มหรือไม่ ระบุจำนวนและคลิก ‘ตรวจสอบวันจัดส่ง’ เพื่อดูข้อมูลเพิ่มเติมเกี่ยวกับสต็อกสินค้าและการจัดส่ง

ชิ้น
ต่อหน่วย
ต่อแพ็ค*
50 - 700THB3.696THB184.80
750 - 1450THB3.603THB180.15
1500 +THB3.548THB177.40

*ตัวบ่งบอกราคา / price indicative

ตัวเลือกบรรจุภัณฑ์ / Packaging Options :
RS Stock No.:
170-5382
หมายเลขชิ้นส่วนของผู้ผลิต / Mfr. Part No.:
74LVC2G14GV,125
ผู้ผลิต:
Nexperia
ค้นหาผลิตภัณฑ์ที่คล้ายกันโดยเลือกคุณลักษณะอย่างน้อยหนึ่งรายการ
เลือกทั้งหมด

Brand

Nexperia

Product Type

CMOS Inverter

Logic Function

Inverter

Input Type

Schmitt Trigger

Output Type

Schmitt Trigger

Number of Elements per Chip

2

Schmitt Trigger Input

Yes

Maximum Propagation Delay Time @ CL

7.7ns

Maximum High Level Output Current

-32mA

Maximum Low Level Output Current

32mA

Minimum Supply Voltage

1.65V

Mount Type

Surface

Maximum Supply Voltage

5.5V

Package Type

TSOP

Minimum Operating Temperature

-40°C

Pin Count

6

Logic Family

74LVC

Maximum Operating Temperature

125°C

Standards/Approvals

No

Width

1.7mm

Series

74LVC2G14

Length

3.1mm

Height

1mm

Automotive Standard

No

COO (Country of Origin):
MY
The 74LVC2G14 provides two inverting buffers with Schmitt-trigger input. It is capable of transforming slowly changing input signals into sharply defined, jitter-free output signals. The inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of this device in a mixed 3.3 V and 5 V environment. Schmitt-trigger action at the inputs makes the circuit tolerant of slower input rise and fall time. This device is fully specified for partial power-down applications using IOFF.

Prevents multiple switching when driven by slow edges

Cleans up the noisy signals

Reshapes the signals in complex layouts

Suitable for mixed 3.3 V and 5.0 V applications

Wide voltage supply range

Input hysteresis

Open drain output options

CMOS and TTL variants

Overvoltage tolerant input options

Sine wave to square wave conversion

Interface between analog and digital environments

Increase noise immunity in design

Relaxation oscillators

ลิงก์ที่เกี่ยวข้อง