Nexperia HEF4093BT,652, 4 2-Input NAND Schmitt Trigger Input Logic Gate, 14-Pin SOIC

รูปภาพประกอบสินค้าเป็นเพียงรูปภาพใกล้เคียงเท่านั้น กรุณาอ่านรายละเอียดสินค้า

ยอดรวมย่อย (1 หลอด หลอดละ 57 ชิ้น)*

THB637.146

(ไม่รวมภาษีมูลค่าเพิ่ม)

THB681.72

(รวมภาษีมูลค่าเพิ่ม)

Add to Basket
เลือกหรือพิมพ์จำนวน
กำลังจะเลิกผลิต
  • เพิ่มอีก 399 ิชิ้นจะส่งได้หลังจากวันที่ 19 มกราคม 2569 ไปอีกประมาณ 7 วันทำการ
  • 12,825 ชิ้นสุดท้ายส่งจากวันที่ 26 มกราคม 2569
ชิ้น
ต่อหน่วย
ต่อหลอด*
57 +THB11.178THB637.15

*ตัวบ่งบอกราคา / price indicative

RS Stock No.:
124-2313
หมายเลขชิ้นส่วนของผู้ผลิต / Mfr. Part No.:
HEF4093BT,652
ผู้ผลิต:
Nexperia
ค้นหาผลิตภัณฑ์ที่คล้ายกันโดยเลือกคุณลักษณะอย่างน้อยหนึ่งรายการ
เลือกทั้งหมด

Brand

Nexperia

Logic Function

NAND

Product Type

Logic Gate

Mount Type

Surface

Number of Elements

4

Number of Inputs per Gate

2

Schmitt Trigger Input

Yes

Package Type

SOIC

Pin Count

14

Logic Family

4000

Input Type

Schmitt Trigger

Minimum Operating Temperature

-40°C

Maximum High Level Output Current

-4.2mA

Maximum Propagation Delay Time @ CL

185ns

Maximum Operating Temperature

125°C

Length

8.75mm

Standards/Approvals

JEDEC JESD 13-B

Height

1.45mm

Width

4 mm

Series

HEF4093B

Maximum Supply Voltage

15V

Minimum Supply Voltage

3V

Maximum Low Level Output Current

4.2mA

Automotive Standard

No

COO (Country of Origin):
TH
The HEF4093B is a quad two-input NAND gate. Each input has a Schmitt trigger circuit. The gate switches at different points for positive-going and negative-going signals. The difference between the positive voltage (VT+) and the negative voltage (VT-) is defined as hysteresis voltage (VH). It operates over a recommended VDD power supply range of 3 V to 15 V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

Key features and benefits

Mixed 5 V and 3.3 V applications

Reduce time to market for complex designs

Save board space

Open-drain output options

Improved signal integrity for complex layouts

Wide supply voltage range

Low propagation delay

Overvoltage tolerant options

Low input threshold options

CMOS low power

ลิงก์ที่เกี่ยวข้อง